FPGA 프로젝트 : Verilog를 이용한 CPU 제작 / ACC(Accumulator)와 ALU의 연결 (4)
1. Verilog에서의 ALU와 ACC의 연결 코드 최종적으로 Processor 모듈을 만들 때, 코드를 간단하게 작성하기 위해 지난 글에서 작성한 ALU와 ACC를 연결한 모듈을 만들어야한다. 코드는 다음과 같다. `timescale 1ns / 1ps module block_alu_acc( input clk, reset_p, acc_high_reset_p, acc_in_sel, acc_o_en, input op_add, op_sub, op_and, op_mul, op_div, input [1:0] acc_low_sel, acc_high_select_in, input [3:0] bus_in, bus_reg_in, output sign_flag, zero_flag, // carry flag, cout은 ..
